METHOD FOR LOWERING INDUCTANCE OF SWITCHING CIRCUIT

 $\binom{2}{2}$

Publication number: JP7203686 (A) Publication date: 1995-08-04

Inventor(s):

SHIBAHARA KENJI

Applicant(s):

KYOWA KIDEN KOGYO KK

Classification:

- international:


H02M7/48; H03K17/16; H02M7/48; H03K17/16; (IPC1-7): H02M7/48; H03K17/16

- European:

Application number: JP19930351352 19931230 Priority number(s): JP19930351352 19931230

Abstract of JP 7203686 (A)

PURPOSE:To lower the inductance of circuit which causes abrupt increase of voltage when a switching element functions to feed or interrupt the current. CONSTITUTION:An electrolytic capacitor 8 and three sets of two series connected switching transistors 1, 4, 2, 5, 3 and 6 are connected in parallel with the DC output terminals of a rectifier 13 for AC power supply, wherein the electrolytic capacitor 8 is connected with the switching transistors 1-6 through two sheets of conductors 9, 10 having wide area.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平7-203686

(43)公開日 平成7年(1995)8月4日

(51) Int.CL⁵

織別配号

PI

技術表示體所

HO2M 7/48

Z 9181-5H

庁内整理番号

H03K 17/16

F 9184-5J

審査請求 未請求 請求項の数1 FD (全 3 頁)

(21)出願番号

物顧平5-351352

(71)出廢人 593145663

協和機能工業株式会社

(22)出願日

平成5年(1993)12月30日

長崎県長崎市川口町10番2号

(72) 発明者 樂原 微次

長崎県長崎市川口町10番2号 協和機能工

業株式会社内


(74)代理人 弁理士 戸島 省四郎

(54) 【発明の名称】 スイッテング回路の回路インダクタンス低下法

(57)【要約】

【目的】 スイッチング素子の電流開閉時に生じる電圧の急激な上昇の原因となる回路インダクタンスを低くするスイッチング回路の回路インダクタンスの低下法を提供する。

【構成】 交流電源の整流器13の直流出力端子に、電解コンデンサー8と2個直列のスイッチングトランジスター組(1,4),(2,5),(3,6)とを並列に接続するとともに、電解コンデンサー8とスイッチングトランジスター1~6とを二枚の広い面積の導電体9,10とで接続する。



(2)

【特許請求の範囲】

【請求項1】 複数のスイッチング素子に直流電圧を並 列給電するスイッチング回路において、電流方向を異に する鉛電路を広い面積の導電板で互に近接させて構成さ せることで、回路インダクタンスを低下させることを特 徴とするスイッチング回路の回路インダクタンス低下

1

【発明の詳細な説明】

100011

供給するスイッチング電源回路、又はバルス電流を必要 とする所で使用されているスイッチング回路におけるイ ンダクタンスの低下方法に関する。

[0002]

【従来の技術】従来のスイッチング回路の直流電源の供 紿端とスイッチング素子とは導体単線でもって結線され ている。その為、回路インダクタンスがあり、スイッチ ング素子の関閉によって急激に電流が変化すると小さい インダクタンスでも電圧が急激に変動し、素子を破損さ でループさせると、大略(). 3 μ 日程の回路インダクタ ンスがあり、スイッチング素子の関閉時の電流変化が3 00A/1#s~300A/100nsとすれば、スイ ッチング素子には数百乃至千ポルトに近い電圧が印加さ れることになる。特に大電流で高速スイッチング素子の 場合は大きな問題となっていた。従来には、スイッチン グ素子としてパワートランジスターが使用されていた。 が、現在はより高速な!CBTが使用され、特に問題と なってきた。これを防止すべくスイッチング素子に並列 では電力消費が増加し、又コストも嵩み、実装空間が広 くなるという問題点がある。

[0003]

【発明が解決しようとする課題】本発明は、従来の問題 点を解消し、電流の開閉時の電圧の急激な上昇の原因と なる回路インダクタンスを低くするスイッチング回路の 回路インダクタンスの低下法を提供することにある。

[0004]

【課題を解決するための手段】かかる課題を解決した本 発明の要旨は、複数のスイッチング素子に直流電圧を並 40 列給電するスイッチング回路において、電流方向を異に する鉛電路を広い面積の導電板で互に近接させて構成さ せることで、回路インダクタンスを低下させることを特 徴とするスイッチング回路の回路インダクタンス低下法 にある。

[0005]

【作用】本発明では、直流供給端子とスイッチング素子 とを接続する電流方向が逆となる接続路を広い面積の導 電板を互に近接させる。このようにすることで、逆方向。 の電流から生じる磁界が組殺し、インダクタンスが低下 50 7 モータ

する。これによってスイッチング素子の関閉に伴って生 じる大きな電流変化に対しても電圧は急激に上昇するこ とがなくなり、スイッチング素子の破損が少なくなる。 [0006]

【実施例】以下、本発明のモータ駆動用のスイッチング 電源回路の実施例を図面に基づいて説明する。図1は実 施例の回路図 図2は実施例の要部の実装回路を示す平 面図、図3は同実装回路の正面図である。図中、1~6 はスイッチングトランジスター、7はモータ、8は電解 【産業上の利用分野】本発明は、モータ等に直流電流を 10 コンデンサー 9,10は同電解コンデンサー8とスイ ッチングトランジスターl~6とを接続する厚み2mm で20cm×30cmの広い面積を有する銅製の導電 体、11は導電体9、10との間の2mm厚みの絶縁 体。12は配線によって生じた配線インダクタンスコイ ル、13は整流器、14はヒートシンク板である。 【①①①7】との実施例では交流電源は整流器13によ って整流され、電解コンデンサー8とによって平滑にさ れ、遵電体9、10を介してスイッチングトランジスタ ー1~6へ直流電圧を印加する。同スイッチングトラン せる恐れがあった。例えば3mm直径の10cmの導線 20 ジスターのベースに制御電圧が印加されてスイッチング トランジスター1~6が開閉してモータ7へ電流が流さ れるものである。このとき、電解コンデンサー8とスイ ッチングトランジスター1~6とを結ぶ導電体は図2, 3に示すように広い面積の姿電体9、10で模成してい る。この導電体9、10の間には絶縁体11が間在する だけで近接しているので互に反対方向の電流が各導電体 9、10に流れ、生起する磁界が互に組殺して、弱い磁 界しか発生せず、結果として回路インダクタンスが大角 に低減できる。これによって、電流の急激な立上り時に にコンデンサーと抵抗を接続させる方法があるが、これ、30 発生する誘導電圧は数百Vのものが50V程度に低下さ せることができた。

100081

【発明の効果】以上の様に、本発明によれば、電流方向 を遺にした結線回路部分を広い面積の導電体を互に近接 させて構成することによって、電流による磁界を組殺 し、回路インダクタンスを低下させ、スイッチングトラ ンジスターの開閉時の電流の急激な変化によって高圧電 圧が発生しないようにできる。

【図面の簡単な説明】

- 【図1】本発明の真施例の回路図である。
- 【図2】真施例の要部の実装回路を示す平面図である。
- 【図3】実施例の要部の同実装回路の正面図である。 【符号の説明】
- 1 スイッチングトランジスター
- 2 スイッチングトランジスター
- 3 スイッチングトランジスター
- 4 スイッチングトランジスター
- 5 スイッチングトランジスター
- 6 スイッチングトランジスター

